SimVision Debug kann verwendet werden, um digitale, analoge oder Mixed-Signal-Designs zu debuggen, die in Verilog, SystemVerilog, e, VHDL und SystemC-Sprachen oder einer Kombination davon geschrieben sind. SimVision integriertes Debug unterstützt signalbasierte und transaktionsbasierte Abläufe über alle IEEE-Standard-Design-, Testbench- und Assertionssprachen hinweg, zusätzlich zur gleichzeitigen Visualisierung von Hardware-, Software- und Analogdomänen. SimVision Debug bietet eine einheitliche Simulations- und Debug-Umgebung, die es dem Incisive Enterprise Simulator ermöglicht, mehrere Simulationsläufe einfach zu verwalten und sowohl das Design- als auch das Testbench-Verhalten zu jedem Zeitpunkt im Verifizierungsprozess zu analysieren, unabhängig von der Zusammensetzung.
Der Cadence Allegro PCB Designer bringt einfache und komplexe Designs schnell von der Konzeption zur Produktion in einem constraints-gesteuerten Designsystem, um Funktionalität und Herstellbarkeit sicherzustellen. Skalierbare Technologie ermöglicht es Designern, alle aktuellen und zukünftigen technologischen und methodischen Anforderungen für Teams, Organisationen und Projekte jeder Größe und Komplexität kosteneffektiv zu erfüllen.
Der CadenceAllegroPSpiceSimulator bietet vollständige Vor- und Nach-Layout-Tests für analoge und gemischte Signaldesigns mit leistungsstarken Simulations-, Debugging-, Design- und Analyse-Tools. Der Allegro PSpice Simulator enthält die Cadence PSpice-Technologie im Kern und bietet schnelle und genaue Simulationen. Dieses fortschrittliche Analysepaket umfasst Tools für Empfindlichkeitsanalyse, zielbasierte Mehrparameteroptimierung, Bauteilbelastungs- und Zuverlässigkeitsanalyse sowie Monte-Carlo-Analyse zur Ertragsschätzung. Der parametrische Plotter analysiert die Abhängigkeit zwischen Parametern und wandelt Simulationsdaten in aussagekräftige Ergebnisse um. In Kombination mit Allegro Design Entry HDL können die in Allegro PSpice Simulator gezeichneten Schaltpläne auch das PCB-Layout steuern, was die Designzeit erheblich verkürzt und Neuzeichnungsfehler eliminiert. Es enthält eine große Bibliothek bekannter Modelle und Verhaltensmodellierungstechniken, die die Verfeinerung der Analog/Digital-Schnittstelle zu einer unkomplizierten Aufgabe machen.
Einfach zu bedienen und leistungsstark, ist Cadence Allegro Design Entry Capture und das Capture-Komponenten-Informationssystem (CIS) die am weitesten verbreitete Schaltungsdesignlösung, die sowohl flache als auch hierarchische Designs von den einfachsten bis zu den komplexesten unterstützt. Nahtlose bidirektionale Integration mit Allegro PCB ermöglicht die Datensynchronisation und das Cross-Probing/Platzieren zwischen dem Schaltplan und dem Platinenlayout. Allegro Design Entry Capture und Capture CIS ermöglicht es Designern, Layoutänderungen zurück zu annotieren, Gate-/Pin-Tausche durchzuführen und Komponentennamen oder -werte vom Platinenlayout zum Schaltplan über den Feedback-Prozess zu ändern. Es kommt auch mit einer großen Bibliothek von Schaltsymbolen und kann Netzlisten in einer Vielzahl von Formaten exportieren.
Der CadenceAllegroPCB Librarian bietet eine leistungsstarke Mischung aus Funktionen, die die Möglichkeit umfasst, Daten schnell zu importieren und zu manipulieren, Pins auf mehrere Symbole zu verteilen und die Sichtbarkeit für Strom- und Erdungspins zu definieren. Die Fähigkeit, automatisch Teileversionen zu verwalten, zu verfolgen und zu speichern, während kontinuierlich Unterschiede aufgezeichnet werden, beseitigt die Notwendigkeit manueller Eingriffe und erhöht die Genauigkeit während des Teileerstellungsprozesses erheblich.
CadenceAllegroDesign Authoring ist eine unternehmensfähige Design-Erstellungslösung, die es Schaltungsdesignern ermöglicht, komplexe Designs schnell und effizient zu erstellen. Es bietet erweiterte Produktivitätsfunktionen wie die Wiederverwendung früherer Schaltungsdesigns als Blöcke oder Blätter, teilweise oder vollständig.